Best Available Copy PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-049664

(43) Date of publication of application: 21.02.1995

(51)Int.CI.

G09G 3/28

(21)Application number: 05-196003

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

06.08.1993


(72)Inventor: ARIMORI IWAO

(54) DEVICE FOR DRIVING DISCHARGE PANEL

(57)Abstract:

PURPOSE: To adjust color balance at the time of color display and to adjust a relation between the number of display gradations and the light emitting luminance.

CONSTITUTION: A waveform read only memory 24 outputting the program control data of a pulse based on respective outputs of a waveform read only memory timing control circuit 25 outputting the waveform control signal of the pulse according to a discharge time and a waveform read only memory mode selection circuit 26 selecting the number of pieces of the discharge pulse on color signals of R, G, B by mode is provided, and an electrode of a row and the electrode of a column are driven by respective drivers 22, 23 of the row side and the column side based on the program control data from the waveform read only memory 24.



LEGAL STATUS

[Date of request for examination]

04.06.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3121965

[Date of registration]

20.10.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision

of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

This Page Blank (uspto)

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-49664

(43)公開日 平成7年(1995)2月21日

(51) Int.Cl.6

識別記号 广内整理番号

FΙ

技術表示箇所

G 0 9 G 3/28

K 9378-5G

R 9378-5G

審査請求 未請求 請求項の数5 OL (全 10 頁)

(21)出願番号

特爾平5-196003

(22)出願日

平成5年(1993)8月6日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 有森 巌

長崎市旭町8番23号 三菱電機エンジニア

13.50

リング株式会社長崎事業所内


(74)代理人 弁理士 田澤 博昭 (外1名)

(54) 【発明の名称】 放電パネル駆動装置

(57)【要約】

【目的】 カラー表示時のカラーバランス調整を可能とし、表示階調数と発光輝度との関係を調整可能にする。

【構成】 放電時間に応じたパルスの波形制御信号を出力する波形リードオンリメモリタイミング制御回路25 と、上記放電パルスの個数をR, G, Bの色信号についてモード別に選択する波形リードオンリメモリモード選択回路26との各出力にもとづき、上記パルスのプログラム制御データを出力する波形リードオンリメモリ24とを設け、該波形リードオンリメモリからのプログラム制御データにもとづき行の電極および列の電極を行側および列側の各ドライバにより駆動させる。



1

【特許請求の範囲】

【請求項1】 放電パネルを構成する行の電極および列 の電極間で発生する放電の放電時間に応じたパルスの波 形制御信号を出力する波形リードオンリメモリタイミン グ制御回路と、上記パルスの幅をR, G, Bの色信号に ついてモード別に選択する波形リードオンリメモリモー ド選択回路と、該波形リードオンリメモリモード選択回 路および上記波形リードオンリメモリタイミング制御回 路の各出力にもとづき、上記パルスのプログラム制御デ ータを出力する波形リードオンリメモリと、該波形リー 10 ドオンリメモリからのプログラム制御データにもとづ き、上記行の電極および列の電極を駆動する行側ドライ バおよび列側ドライバとを備えた放電パネル駆動装置。

【請求項2】 立ち上がりタイミングおよび立ち下がり タイミングを示すパルスデータを出力する波形データ生 成回路と、R, G, Bの色信号対応で設けられ、上記パ ルスデータの立ち上がりタイミングのパルスデータおよ び立ち下がりタイミングのパルスデータをラッチする第 1のラッチバッファおよび第2のラッチバッファと、該 力値とカウンタ回路からの刻々変化する出力値とを比較 する第1のコンパレータおよび第2のコンバレータと、 上記第1のコンパレータにおいて比較される各値が一致 したときを維持パルスの立ち上がりタイミングとしてセ ットされ、一方、上記第2のコンパレータにおいて比較 される各値が一致したときを維持パルスの立ち下がりタ イミングとしてリセットされるセットリセットフリップ フロップとを備えた放電パネル駆動装置。

【請求項3】 所定の発光輝度を得るための階調数を選 択する階調数選択回路と、該階調数選択回路の出力にも とづいて、表示の1フィールドにおけるサブフィールド の個数を制御するフィールド制御回路と、上記発光輝度 を得るために放電に必要な放電パルスのプログラム制御 データを出力する波形リードオンリメモリと、該リード オンリメモリおよび L記フィールド制御回路の各出力に もとづき、発光輝度および階調数が調整されるように、 上記放電パネルの行の電極および列の電極を駆動する行 側ドライバおよび列側ドライバとを備えた放電バネル駆 動装置。

【請求項4】 放電パネルを構成する行の電極および列 40 の電極間で発生する放電の放電時間に応じたバルスの波 形制御信号を出力する波形リードオンリメモリタイミン グ制御回路と、上記パルスの幅をR,G,Bの色信号に ついてモード別に選択する波形リードオンリメモリモー ド選択回路と、サブフィールドごとにR、G、Bの各維 持パルスのパルス幅を調整するように、上記波形リード オンリメモリのモード選択回路を制御するフィールド制 御回路と、上記波形リードオンリメモリモード選択回路 および上記波形リードオンリメモリタイミング制御回路 の各出力を受けて、上記放電パルスのプログラム制御デ 50

ータを出力する波形リードオンリメモリと、該波形リー ドオンリメモリからのプログラム制御データにもとづ き、上記行の電極および列の電極を駆動する行側ドライ バおよび列側ドライバとを備えた放電パネル駆動装置。

【請求項5】 立ち上がりタイミングおよび立ち下がり タイミングを示すパルスデータを出力する波形データ生 成回路と、サブフィールドごとにR、G、Bの各維持パ ルスのパルス幅を調整するように、上記波形データ生成 回路を制御するフィールド制御回路と、R, G, Bの色 信号対応で設けられ、上記パルスデータの立ち上がりタ イミングのパルスデータおよび立ち下がりタイミングの パルスデータをラッチする第1のラッチバッファおよび 第2のラッチパッファと、該第1のラッチパッファおよ び第2のラッチパッファの出力値とカウンタ回路からの 刻々変化する出力値とを比較する第1のコンパレータお よび第2のコンパレータと、上記第1のコンパレータに おいて比較される各値が一致したときを維持パルスの立 ち上がりタイミングとしてセットされ、一方、上記第2 のコンパレータにおいて比較される各値が一致したとき 第1のラッチパッファおよび第2のラッチパッファの出 20 を維持パルスの立ち下がりタイミングとしてリセットさ れるセットリセットフリップフロップとを備えた放電バ ネル駆動装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、表示のカラーパラン ス調整を実施する放電パネル駆動装置に関するものであ る。

[0002]

【従来の技術】図8は例えば電子通信学会技術報告,E ID89-73 (1990年1月18日発行)の「20 型カラー放電ディスプレイにおけるテレビ画質の改 善」、関昌彦他に示された従来の放電パネル表示装置を 示す構成図であり、図において、1は前面板、2は背面 板、3は土手、4はプライミング用空間、5は表示セ ル、6は補助セル、7は陰極、8は陽極、9は補助陽極 である。

【0003】また、図9は上記放電パネル表示装置であ るマトリックス型表示装置の制御回路を示すプロック図 であり、図において、11は表示パネル、12は表示制 御信号発生器、13はフレームメモリ、14は陰極駆動 回路、15は表示陽極駆動回路、16は補助陽極駆動回 路である。

【0004】また、図10は上記マトリックス型表示装 置の各電極7,8と表示セル5の動作を示すタイミング 凶であり、凶11はこのマトリックス型表示装置におけ る1フィード間の発光時間と階調制御の関係を示す説明 図である。

【0005】次に動作について説明する。まず、図示し ない定電流源より正電圧が印加されている上記補助陽極 9と、図10に示す走査パルスが印加される陰極7との .3

間には、補助放電が発生する。この放電で生じた準安定 粒子は、補助セル6から表示セル5ヘプライミング用空 間4を通じて拡散する。

【0006】この後に、表示セル5の発光が必要な時 は、陽極8に正電圧の書込パルスが印加され、負電圧の 走査パルスが印加されている陰極7との間で放電を発生 させる。

【0007】この走査パルスの後、陰極7は図10に示 すように一定期間維持レベルを保つので、放電が生じた パルスによって、連続的な維持放電が発生する。維持放 電は陰極7への消去パルスの印加によって停止する。

【0008】次に、階調制御について説明する。いま、 フレームメモリ13の1つのアドレスと表示パネル11 の各ドットが1対1に対応し、フレームメモリ13の1 つのアドレスの深さが8ピットとして説明する。

【0009】表示制御信号発生器12の制御を受けて、 陰極駆動回路 1 4 による陰極の走査が上から下へ順次行 なわれ、データ表示の有無に関係なく補助陽極駆動回路 16によって補助陽極9に正電圧が印加されると、補助 20 する。 放電が発生し、陰極走査に従って、この補助放電も上か ら下へ順次移行する。

【0010】また、表示データは1ライン分が全て読み 出され、表示陽極駆動回路15を経由して走査タイミン グに合せて陽極8に出力され、表示データが有効な時、 陽極8に正の書込パルスが印加されて、補助放電直後の プライミング効果によって、表示放電が行なわれる。

【0011】一方、上記表示データが無効の時、陰極7 の走査用負電圧パルスだけ印加されるので、表示放電は 行なわない。

【0012】この動作を最下段の最終ラインまで行った 時に、1つのサプフィールドが終了する。この1つのサ プフィールドでは、フレームメモリ13の深さ8ピット のうちの1つのピットについて表示を行う。従って、こ の場合サプフィールドの数は8個となるサプフィールド の構成内容を図11に示す。

【0013】図11では、まず、一番重みの大きいピッ トすなわち最上位ピット(MSB)の第7ピットの表示 走査を行い、それから順に重みの小さいビットの表示走 査を行って、最後に一番重みの小さいビットすなわち最 40 下位ピット(LSB) の第0ピットの表示走査を行う様 子が示されている。

【0014】この場合、ビットの重みを表示画面の明る さに反映させる為に、書込み後の発光維持期間をピット の重みに応じて変化させている。発光維持期間の制御は 先に述べた消去パルスの印加タイミングによって行う。 発光維持期間の長さを維持パルスによる維持放電回数に よって表わすと第7ビットで384回、第6ビットはそ の半分で192回となり、最後の第0ピットは第7ピッ トの128分の1で3回となる。

【0015】この方式により、深さ8ビットによる25 6 階調の表示が可能となる。表示デューティはサブフィ ールド「7」を100%とみなすと、サプフィールド 「6」が50%と、順に半減して、1フィールド全体で は25%となる。

[0016]

【発明が解決しようとする課題】従来の放電パネル表示 装置は以上のように構成されているので、表示時のカラ ーパランスについて対策されておらず、カラー化におい 表示セル5では、表示陽極8に連続して印加される維持 10 ては何らかのカラーパランスが必要で、また、256階 調制御においては、輝度が犠牲になるなどの問題点があ

> 【0017】請求項1の発明は上記のような問題点を解 消するためになされたもので、カラーバランスの調整が できるとともに、多階調制御の階調数と輝度の関係を調 整できる放電パネル駆動装置を得ることを目的とする。

> 【0018】請求項2の発明は論理回路を用いて、カウ ンタ回路の動作周波数を単位としたパルス幅調整を高精 度に実施できる放電パネル駆動装置を得ることを目的と

> 【0019】 請求項3の発明は発光輝度と階調数の選択 設定により鮮明画像を得ることができる放電パネル駆動 装置を得ることを目的とする。

> 【0020】請求項4の発明はサブフィールドごとに各 維持パルスR、C、Bの関係を変化させることで、良好 なカラーパランスを設定できる放電パネル駆動装置を得 ることを目的とする。

【0021】請求項5の発明は更に精度の高いカラーバ ランスを設定できる放電パネル駆動装置を得ることを目 30 的とする。

[0022]

【課題を解決するための手段】請求項1の発明に係る放 電パネル駆動装置は、放電時間に応じたパルスの波形制 御信号を出力する波形リードオンリメモリタイミング制 御回路と、上記パルスの幅をR, G, Bの色信号につい てモード別に選択する波形リードオンリメモリモード選 択回路と、該波形リードオンリメモリモード選択回路お よび上記波形リードオンリメモリタイミング制御回路の 各出力にもとづき、上記パルスのプログラム制御データ を出力する波形リードオンリメモリとを設け、該波形リ ードオンリメモリからのプログラム制御データにもとづ き、行の電極および列の電極を行側および列側の各ドラ イバにより駆動させるようにしたものである。

【0023】請求項2の発明に係る放電パネル駆動装置 は、立ち上がりタイミングおよび立ち下がりタイミング を示すパルスデータを出力する波形データ生成回路と、 上記パルスデータの立ち上がりタイミングのパルスデー タおよび立ち下がりタイミングのパルスデータをラッチ する第1のラッチパッファおよび第2のラッチパッファ 50 と、該第1のラッチパッファおよび第2のラッチパッフ

, . .

5

ァの出力値とカウンタ回路からの刻々変化する出力値と を比較する第1のコンパレータおよび第2のコンパレー タとを設け、セットリセットフリップフロップを、上記 第1のコンパレータにおいて比較される各値が一致した ときを維持パルスの立ち上がりタイミングとしてセット させ、上記第2のコンパレータにおいて比較される各値 が一致したときを維持パルスの立ち下がりタイミングと してリセットさせるようにしたものである。

【0024】請求項3の発明に係る放電パネル駆動装置は、所定の発光輝度を得るための階調数を選択する階調 10数選択回路と、該階調数選択回路の出力にもとづいて、表示の1フィールドにおけるサブフィールドの個数を制御するフィールド制御回路と、放電に必要な放電パルスのプログラム制御データを出力する波形リードオンリメモリとを設け、該リードオンリメモリおよび上記フィールド制御回路の各出力にもとづき、行側および列側の各ドライバに、発光輝度および階調数が調整されるように、放電パネルの行の電極および列の電極を駆動させるようにしたものである。

【0025】請求項4の発明に係る放電パネル駆動装置 20 電を行う。 は、サブフィールドごとにR, G, Bの各維持パルスの パルス幅を調整するように、上記波形リードオンリメモ リのモード選択回路を制御するフィールド制御回路を設 はたものである。 起して得る

【0026】請求項5の発明に係る放電パネル駆動装置は、サブフィールドごとにR, G, Bの各維持パルスのパルス幅を調整するように、波形データ生成回路を制御するフィールド制御回路を設けたものである。

[0027]

【作用】請求項1の発明における放電パネル駆動装置は、維持パルスのパルス幅をR, G, Bの各色ごとに変化させることで、各色ごとの放電強度を変化させ、発光色のカラーパランスをとる。

【0028】請求項2の発明における放電パネル駆動装置は、波形データ生成回路を構成する論理回路により、カウンタ回路の動作周波数を単位としたパルス幅の精度の高い微調整を可能にする。

【0029】請求項3の発明における放電パネル駆動装置は、階調数選択回路によって表示階調数を選択することで、表示デューティを上げ、全体の輝度を向上させる。

【0030】請求項4の発明における放電パネル駆動装置は、サブフィールドごとに各維持パルスR, G, Bの関係を変化させ、発光色のカラーバランスをとらせるようにする。

【0031】請求項5の発明における放電パネル駆動装置は、論理回路で構成されたパルス発生器より出力される各維持パルスR, G, Bの関係を変化させ、より精度の高いカラーバランスが得られるようにする。

[0032]

【実施例】

実施例1.以下、請求項1の発明の一実施例を図について説明する。図1において、21は放電パネル、22は行側ドライバ、23は列側ドライバ、24は波形メモリとしての波形リードオンリメモリ(以下、波形ROMという)、25は波形ROMタイミング制御回路(波形リードオンメモリタイミング制御回路)、26は波形ROMモード選択回路(波形リードオンメモリモード選択回路)である。

6

[0033] また、図2はR, G, Bの3種の色信号に 分離された列側ドライバ23に印加されるそれぞれの維 持パルスと、波形ROMモード選択回路26のモード選 択状態とを示すタイムチャートである。

【0034】次に動作について説明する。まず、放電パネル21に映像を表示する場合には、行側ドライバ22と列側ドライバ23を、波形ROMタイミング制御回路25によって制御される波形ROM24の出力である制御パルスで駆動し、目的とする放電セルに放電を生じさせ、さらに表示データの重みに応じた回数分だけ維持放電を行う。

【0035】そして、カラー画像の場合には、一つの画素がR, G, B用の三つの放電セルで構成されることになるが、通常R, G, Bの発光色は紫外線で蛍光体を励起して得る為、同一条件で放電させれば、バランスのとれた発光色が得られるというものではない。従って維持パルスのパルス幅をR, G, Bごとにそれぞれ調整して、発光色のカラーバランスを調整する。

【0036】また、図2において、波形ROMモード選択回路26で選択されたモードAの状態では、各維持パルスR、G、Bのパルス幅が同一であり、モードBの状態になると、維持パルスRの幅が大きくなり、維持パルスGはそのまま、維持パルスBの幅は小さくなる。

【0037】従って、モードBではR色の発光強度は強まり、B色の発光強度は弱まる。そして、モード数を増やしてあらゆる維持パルスの組み合せを備えれば、カラーバランスの顕整が容易に行えることとなる。

【0038】実施例2. なお、上記実施例ではパルス発生器として波形ROM21を用いたものを示したが、論理回路によって精度の高いパルス発生器を構成することもできる。図3はこの実施例を示す。

【0039】すなわち、27は複数のセットリセットタイプのフリップフロップ、28および29は各フリップフロップ27のセット入力端子およびリセット入力端子に接続された複数組の第1のコンパレータおよび第2のコンパレータとしてのコンパレータ、30および31は各コンパレータ28,29に接続された第1のラッチバッファおよび第2のラッチパッファとしてのラッチバッファ、32はカウンタ回路、33は波形データ生成回路であり、操作入力部、プロセッサ部、ラッチバッファや50シフトレジスタなどから構成される。

【0040】この実施例では、波形データ生成回路33 から各維持パルスR, G, Bの立ち上りタイミングと立 ち下りタイミングを示すデータが出力される。このう ち、維持パルスRの立ち上りタイミングデータはラッチ バッファ30にラッチされ、維持パルスRの立ち下り夕 イミングを示すデータはラッチパッファ31にラッチさ れる。

【0011】コンパレータ28はラッチバッファ30の 出力値と刻々と変化するカウンタ回路32の出力値を比 較し、両者が一致した時を維持パルスRの立ち上りタイ 10 ミングとして、セットリセットフリップフロップ27を セットし、一方、コンパレータ29はラッチパッファ3 1の出力値とカウンタ回路32の出力値を比較し、両者 が一致した時を維持パルスRの立ち下りタイミングとし て、セットリセットフリップフロップ27をリセットす る。

【0042】こうすることで、所望の維持パルスRが生 成される。なお、維持パルスGおよび維持パルスBも独 立した同様の回路動作によって生成される。

使った場合、パルス幅のパターン数がROMの持つアド レス入力数によって制限されるが、この実施例の波形デ ータ生成回路33を構成する論理回路では、カウンタ回 路32の動作周波数を単位とした微調整が可能となる。

【0044】そして、近年のフィールド・プログラマブ ル・ゲートアレー (FPGA) 等のカスタム I Cの普及 により、簡単なハードウエアで実現できる。

【0045】実施例3. また、従来例では、256階調 の為に、1フィールドを8個のサブフィールドに分割し て走査しているので、表示デューティが25%であった 30 が、発光輝度と階調数を選択して、表示デューティを向 上させることができる。

【0046】この実施例を図4に示す。図4において、 34は階調表示に必要なサブスキャンを制御するフィー ルド制御回路であり、8ピット256階調の場合、1フ ィールドを8個のサブフィールドに分割して表示制御を 行う。

【0017】しかし、階調数がさほど必要ではなく、一 方、全体の輝度を向上させたい時には、階調数選択回路 35が動作して、所望の階調数の制御波形がフィールド 40 制御回路34より出力されるようにして、表示デューテ ィを上げる。

【0048】図5は4ビット16階調とした時のサプフ ィールド構成を示し、この場合の表示デューティは50 %である。階調数をさらに減らして1ビット2値表示と すれば表示デューティは100%となる。

【0049】通常の画像表示においては、コントラスト が高ければ輝度が不足しても画質は鮮明であるので、階 調数が多い時には輝度が落ちて階調数が少ない時には輝 度が上がるという本実施例は、有意義な機能である。

【0050】実施例4. また、カラーパランスは放電に よって発生する紫外線の量や、紫外線によって励起され る蛍光体の特性などさまざまな条件が影響する為に、放 電回数との関係が非線形となる場合があり、例えば8ビ ット256階調で表示する時、MSB すなわち最上位ビ ットを表示するサプフィールドでパランスされた各維持 バルスR、G、Bの関係を、そのままLSBすなわち最 下位ピットを表示するサブフィールドまで、8個全ての サブフィールドに適用できない場合が生じる。

【0051】この場合は、サプフィールド毎に各維持パ ルスR、G、Bの関係を変化させれば良い。図6にその 実施例を示す。この実施例では、フィールド制御回路3 4 がサプフィールドを制御する時、その制御信号の一部 が波形ROMモード選択回路26に伝えられ、維持パル スR, G, Bの関係が、図2にある様に、サプフィール ドの切り替わりに同期して、例えばモードAからモード Bに切り替わって、サブフィールド毎に変化する。

【0052】実施例5. 上記実施例4においては、フィ ールド制御回路34で波形ROMモード選択回路26を 【0043】なお、実施例1のような波形ROM24を 20 制御して、波形ROM24から出力される各維持パルス R, G, Bのパルス幅を変化させたものを示したが、上 記実施例2に示す波形データ生成回路33を制御して、 論理回路で構成されたパルス発生器より出力される各維 持パルスR, G, Bの関係を変化させても良い。図7に その実施例を示す。

> 【0053】これによれば、フィールド制御回路34が サプフィールドを制御する時、その制御信号の一部が波 形データ生成回路33に伝えられ、各組のラッチバッフ ァ30,31、コンパレータ28,29、セットリセッ トフリップフロップ27の動作が変化することで、例え ば維持パルスRのパルス幅が変化し、同様に維持パルス G、Bも変化し、各維持パルスR、G、Bの関係が変化

【0054】従って、この実施によれば、上記実施例4 に比較した場合、より精度の高いカラーバランスを得る ことができる。

[0055]

【発明の効果】以上のように、請求項1の発明によれば 放電時間に応じたパルスの波形制御信号を出力する波形 リードオンリメモリタイミング制御回路と、上記放電パ ルスの幅をR、G、Bの色信号についてモード別に選択 する波形リードオンリメモリモード選択回路と、該波形 リードオンリメモリモード選択回路および上記波形リー ドオンリメモリタイミング制御回路の各出力にもとづ き、上記パルスのプログラム制御データを出力する波形 リードオンリメモリとを設け、該波形リードオンリメモ リからのプログラム制御データにもとづき行の電極およ び列の電極を行倒および列側の各ドライバにより駆動さ せるように構成したので、カラー表示におけるカラーバ 50 ランスの調整ができるものが得られる効果がある。

. . . 44 2 4 4

【0056】請求項2の発明によれば立ち上がりタイミ ングおよび立ち下がりタイミングを示すパルスデータの 立ち上がりタイミングのパルスデータおよび立ち下がり タイミングのバルステータをラッチする第1のラッチバ ッファおよび第2のラッチバッファと、該第1のラッチ バッファおよび第2のラッチパッファの出力値とカウン 夕回路からの刻々変化する出力値とを比較する第1のコ ンパレータおよび第2のコンパレータとを設け、セット リセットフリップフロップを、上記第1のコンパレータ において比較される各値が一致したときを維持パルスの 10 す説明図である。 立ち上がりタイミングとしてセットさせ、上記第2のコ ンパレータにおいて比較される各値が一致したときを維 持パルスの立ち下がりタイミングとしてリセットさせる ように構成したので、論理回路を使用して、カウンタ回 路の動作周波数を単位とするパルス幅調整を高い精度に て実現できるものが得られる効果がある。

【0057】請求項3の発明によれば階調数選択回路の 出力にもとづいて、表示の1フィールドにおけるサプフ ィールドの個数を制御するフィールド制御回路と、放電 に必要な放電パルスのプログラム制御データを出力する 20 ミング図である。 波形リードオンリメモリとを設け、該リードオンリメモ リおよび上記フィールド制御回路の各出力にもとづき、 行側および列側の各ドライバに、発光輝度および階調数 が調整されるように、放電パネルの行の電極および列の 電極を駆動させるように構成したので、発光輝度と階調 数の選択設定により鮮明画像表示を行えるものが得られ る効果がある。

【0058】請求項4の発明によればフィールド制御回 路によって、サブフィールドごとにR,G,Bの各維持 パルスのパルス幅を調整するように、上記波形リードオ 30 ンリメモリのモード選択回路を制御するように構成した ので、各維持パルスの関係をサプフィールドごとに変化 させることで、必要とする発光輝度を得ながら良好な力 ラーバランスを多階調制御の各階調で設定できるものが 得られる効果がある。

【0059】請求項5の発明によればフィールド制御回 路に、サブパルスごとに各維持パルスR, G, Bのパル ス幅を調整させるように構成したので、更に精度の高い カラーバランスを設定できるものが得られる効果があ

【図面の簡単な説明】

10

【図1】請求項1の発明の一実施例による放電パネル駆 動装置を示すプロック図である。

【図2】図1におけるブロック各部の信号を示すタイミ ング図である。

【図3】請求項2の発明の一実施例による放電パネル駅 動装置を示すプロック図である。

【図4】請求項3の発明の一実施例による放電パネル駆 動装置を示すプロック図である。

【図5】図4の実施例におけるサブフィールド構成を示

【図6】請求項4の発明の一実施例による放電パネル駅 動装置を示すプロック図である。

【図7】請求項5の発明の一実施例による放電パネル駆 動装置を示すプロック図である。

【図8】従来の放電パネル表示装置の構造を示す構成図 である。

【図9】従来の放電パネル表示装置の駆動方法を示すプ ロック図である。


【図10】従来の放電パネル表示装置の動作を示すタイ

【図11】従来の放電パネル表示装置の1フィールド間 の発光時間と階調制御の関係を示す説明図である。


【符号の説明】

- 21 放電パネル
- 22 行側ドライバ
- 23 列側ドライバ
- 24 波形ROM(波形リードオンリメモリ)
- 25 波形ROMタイミング制御回路(波形リードオン リメモリタイミング制御回路)
- 26 波形ROMモード選択回路(波形リードオンリメ モリモード選択回路)
 - 27 セットリセットフリップフロップ
 - 28 コンパレータ (第1のコンパレータ)
 - 29 コンパレータ (第2のコンパレータ)
 - 30 ラッチバッファ (第1のラッチバッファ)
 - 31 ラッチバッファ (第2のラッチバッファ)
 - 32 カウンタ回路
 - 33 波形データ生成回路
 - 34 フィールド制御回路
- 40 35 階調数選択回路


[図1]



[図2]




【図3】




27:セットリセットフリープブロップ


28:コンパレーナ (プロ・コンパレーナ) 29:コンパレーナ (オ2。コンパレーナ) 30:ラッチバッファ (オしょう・ッチバッファ) 31:ラッチバッファ (オしょう・ナバッファ)

[図4]




| 174-ルド |







【図10】




[図6]



【図7】



[図11]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

This Page Blank (uspto)